Transforma circuitos sequenciais em combinacionais.
Input -> Arquivos em format verilog nao mapeados ou .bench. Output -> Um ou mais arquivos do mesmo tipo, transformado em combinacional. Também pode dividir or arquivo em saidas e exportar informaçoes sobre o circuito.
Modificaçoes futuras:
- Compatibilidade com formatos diferente de verilog e portas com mais de uma saida.
- Compatibilidade com vetores e multiplos módulos.
- Compatibilidade com verilog mapeados.
- Funçao para encontrar loops no circuito.