В данном awesome list собраны материалы для изучения экосистемы RISC-V и архитектуры процессорных систем.

Симуляторы [ assembler and runtime simulator ]

• Jupiter - симулятор для изучения ассемблера RISC-V.
• venus - онлайн симулятор для изучения ассемблера RISC-V.
• Ripes - графически симулятор для изучения ассемблера RISC-V, есть возможность программирования на языке С, потактовой симуляции программы с иллюстрацией обновления каждой стадии конвейера. Так же добавлен эмулятор cache памяти с настройкой архитектуры кэша, политик замещения. Если нет желания в ручную устанавливать toolchain RISC-V, то можно скачать prebuilt toolchains c сайта SiFive.
• RARS RISC-V Assembler and Runtime Simulator - переиздание симулятора MARS для архитектуры RISC-V.

Opensource ядра на базе RISC-V

• schoolRISCV - простейшее академическое ядро на базе RISC-V. Реализована часть инструкций набора rv32i. Эффективно для обучения школьников, студентов принципам работы микропроцессора. В качестве упражнение рекомендуется описать управляющую логику для новых инструкций.
• picorv32 - самое популярное ядро на базе RISC-V. Были выпущены ASIC с применением данного soft-core. picorv32 применяется в базовом проекте Caravel для выпуска чипов на базе skywater. Так же описана процедура установки компилятора RISC-V. Читабельные и хорошо оформленные Makefile и Linker Script.
• scr1 - младшее ядро модельного ряда Syntacore. Ядро регулярно обновляется и поддерживается разработчиками. Есть вебинар с примером имплементации scr1 на базе отладочной платы Arty.
• SERV - самое маленькое soft-core ядро. Реализовано по принципу bit-serial.
• VexRiscv - самое поплуярно ядро написанное на SpinalHDL. На VexRiscv есть возможность запустить Linux, Zephyr.
• RISC-V CORE LIST - список RISC-V Cores & SoCs.

Верификационное окружение

• riscv-dv - RISCV-DV это opensource инструмент для верификации процессоров на базе архитектуры RISC-V. Генерирует псевдорандомные последовательности инструкций. Разработан в базисе UVM/SV.
• MicroTESK - MicroTESK: среда генерации тестовых программ для микропроцессоров. Позволяет автоматически конструировать генераторы тестовых программ для целевых архитектур микропроцессоров на основе их формальных спецификаций.

Лекционные материалы

• Архитектура процессорных систем - курс от института МПСУ НИУ МИЭТ посвященный основам архитектуры процессорных систем. В качестве базовой архитектуры рассматривается RISC-V. В дополнительных материалах к курсу можно найти лабораторные работы по проектированию однотактного процессора с набором команда RV32I.
• Лекции от MIT курс 6.004 - лекции от преподавателей Массачусетского технологического института. Лекционные заметки можете найти тут.
• Computer Architecture - лекции от преподавателей ETH Zürich. Помимо лекционных материалов на странице курса представлены: лабораторные работы, дополнительные материалы, вопросы к экзамену.
• Computer Science 152/252A - лекции от преподавателей Berkeley.

Литература

• The RISC-V Reader: An Open Architecture Atlas - книга от разработчиков архитектуры RISC-V. В книге представлены разъяснения к каждому из существующих (на момент выпуска книги) наборов команд.
• Computer Organization and Design The Hardware/Software Interface: RISC-V Edition - классический учебник от ветеранов индустрии процессоростроения Девида Паттерсона и Джона Хэннеси.
• Digital Design and Computer Architecture RISC-V Edition - переиздание Цифровой схемотехники и архитектура компьютера. Учебник адаптирован под архитектуру RISC-V.

Дополнительные материалы

• Новый золотой век компьютерной архитектуры - лекция от Дэвида Паттерсона, почетного профессора компьютерных наук Калифорнийского университета в Беркли и заместителя председателя совета директоров RISC-V Foundation. Текстовый вариант лекции на русском языке можно найти - тут.
• Цифровая схемотехника и архитектура компьютера - классический учебник по цифровой схемотехники и архитектуре компьютера. В книге разбирается проектирование микропроцессора на базе архитектуры MIPS. Книга переведена на русский язык. Паралельно с прочтением 6-ой и 7-ой главы ознакомится с проектом schoolMIPS.
• Следующие шаги в черной магии процессоростроения после того, как вы освоили Харрис & Харрис - заметка с отличным подбором литературы, посвященной разработке цифровых схем на языках описания аппаратуры, устройству процессорных систем.
• A Primer on Memory Consistency and Cache Coherence - в книге рассказывается о иерархии памяти. Рассматриваются гетерогенные системы, поддержка когерентности и консистентности памяти.
• RISC-V Specifications - здесь вы можете найти последнюю акутальную спецификацию ISA RISC-V.