UVM-Sync FIFO

Synchronous FIFO design with depth of 8 bit.

TESTBENCH ARCHITECTURE

Name		Name	Last commit message	Last commit date
Latest commit History 23 Commits
README.md		README.md
dut.sv		dut.sv
fifo_agent.sv		fifo_agent.sv
fifo_base_test.sv		fifo_base_test.sv
fifo_driver.sv		fifo_driver.sv
fifo_env.sv		fifo_env.sv
fifo_monitor.sv		fifo_monitor.sv
fifo_read_seq.sv		fifo_read_seq.sv
fifo_read_test.sv		fifo_read_test.sv
fifo_read_write_test.sv		fifo_read_write_test.sv
fifo_ref_model.sv		fifo_ref_model.sv
fifo_scoreboard.sv		fifo_scoreboard.sv
fifo_seq_item.sv		fifo_seq_item.sv
fifo_sequencer.sv		fifo_sequencer.sv
fifo_write_read_test.sv		fifo_write_read_test.sv
fifo_write_seq.sv		fifo_write_seq.sv
fifo_write_test.sv		fifo_write_test.sv
interface.sv		interface.sv
testbench.sv		testbench.sv

Provide feedback